Análise de Falhas de Circuitos Integrados

A indústria de semicondutores continua diminuindo o tamanho de dispositivos eletrônicos; Os atuais nós de tecnologia comercial de última geração para circuitos integrados são de 14 e 22 nm, contudo, ainda estão por vir os nós tecnológicos de 10 e 7 nm que ainda estão em fase de desenvolvimento.
Esses circuitos integrados são estruturas multicamadas cujos elementos chave são transistores de portas múltiplas, onde um canal de fonte-dreno ("fin") é rodeado por uma porta 3D.
  • Um processo de análise de falhas de tais circuitos integrados tipicamente envolve a remoção de camadas e nano sondagem elétrica. Depois que a área defeituosa é encontrada uma lamela que contem a falha pode ser preparada para a inspeção no MET.
  • Até agora, a remoção de camadas era realizada principalmente por meio de polimento mecânico. No entanto, para futuros dispositivos o polimento mecânico não pode ser utilizado devido a micro e nano deformação mecânica e interações químicas com a suspensão de polimento.
  • A preparação de lamelas para MET é feita em sistemas MEV-FIB. Estas lamelas devem ser livres de artefatos com a espessura proporcional ao nó de tecnologia.

Análises de falhas em circuitos integrados tipicament eincluem:

  • Remoção de camadas e sondagem elétrica em nós de tecnologia de última geração
  • Preparação de lamelas para MET a partir de circuitos integrados
  • Tomografia MEV-FIB para análise estrutural 3D (reconstrução 3D BSE)
  • Isolamento de falha elétrica (EBIC, EBAC)
  • Inspeção MEV de baixa tensão
Análise de Falhas de Circuitos Integrados
Nó de tecnologia de 14 nm no processador Intel. Uma vista supeior da camada de contato do transistor após a remoção da camada por gravura no FIB com Plasma de Xe assistida por GIS, imagem obtida com tensão de aceleração de 500 V com o detector In-Beam

Notas de Aplicações Relacionadas

FIB Tomography of an Integrated Circuit
FIB tomography has become an important tool for studying materials at the micro and nano scale. Unlike a single cross-section, FIB tomography gives better understanding of the volume distribution, 3D structure and the relationship between three dimensional objects. TESCAN FIB-SEMs can be equipped with 3D Tomography - an optional software module for automated data acquisition and reconstruction.
pdf – 1,4 MB
Ultra-Thin TEM Lamella Preparation with Backside Polishing
We have developed a new method for TEM lamella lift-out using a nanomanipulator with a rotational tip and special holder geometry. This method allows lamella attachment and polishing from the back. After attachment, the lamella is ready for final polishing and in-situ HADF R-STEM imaging without breaking vacuum.
pdf – 1,9 MB
Visualization of doped active regions in semiconductor devices
The possibility of consistent and efficient inspection throughout the entire manufacturing process of semiconductor devices is one of the key attributes for high yields and profitability. Feedback on control of each manufacturing step is absolutely necessary, especially during the mass production of wafers (tens of millions of devices per week). Checking layer thicknesses, step coverage, geometry of critical details, depth of trenches, etc. is carried out in order to find defects, their origin and implement appropriate corrective measures.
pdf – 1,1 MB
Artefact-free top-down TEM sample preparation of a 14 nm FinFET device
Artefact-free lamella preparation by FIB is crucial for successful TEM analysis. One of the difficulties one faces during the preparation of such specimens is the appearing of curtaining; surface artefacts that arise when polishing a sample which consists of different materials, each with different milling rates.
pdf – 1,2 MB
Routine Ga FIB TEM sample preparation of a 14nm FinFET device
Failure analysis of microelectronic devices requires routine TEM sample preparation. The lamellae must be site-specific with thicknesses compatible with the technology node. Here we demonstrate lamella preparation from the SRAM array of a commercial processor based on 14 nm technology node. The transistors in such chip are 3D devices known as FinFETs.
pdf – 1 MB